Generate Collection

L1: Entry 22 of 29

File: JPAB

Oct 5, 1990

PUB-NO: JP402250138A

DOCUMENT-IDENTIFIER: JP 02250138 A

TITLE: MEMORY CONTROLLER

PUBN-DATE: October 5, 1990

INVENTOR-INFORMATION:

NAME

COUNTRY

SHIBATA, NAOHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

N/A

FUJITSU LTD

APPL-NO: JP01007635

APPL-DATE: January 18, 1989

INT-CL (IPC): G06F 13/28; G06F 12/08; G06F 13/16

ABSTRACT:

PURPOSE: To improve the use efficiency of a store buffer by executing an access to a main storage part and bringing data stored in an address/data part to burst transfer, when it is recognized that that which is stored in the address/data part is an address at the time of memory store, and also, a burst transfer.

CONSTITUTION: An AD/DT discriminating flag part 112 is provided on a store buffer 11 so that whether that which is stored in the store buffer 11 is an address or data can be discriminated. Also, when it is recognized that that which is stored in an address/data part (AD/DT part) 111 is an address (AD1), and also, memory write by a burst transfer by a burst transfer flag BF, an access is executed to a main storage part 22 and data (DT1 - DT4) stored in the AD/DT part 111 are written in the main storage part 22 by a burst transfer. In such a way, even at the time of memory write by the burst transfer, the memory use efficiency of the store buffer can be improved without spoiling its performance.

COPYRIGHT: (C)1990, JPO& Japio

⑩ 日本国特許庁(JP)

⑩ 特許 出願 公開

⑫ 公 開 特 許 公 報 (A)

平2-250138

⑤Int. Cl. 5 識別記号 庁內整理番号 G 06 F 13/28 3 1 0 E 8840-5B 12/08 C 7010-5B 13/16 5 1 0 8841-5B **劉公開** 平成 2年(1990)10月 5日

審査請求 未請求 請求項の数 1 (全 10 頁)

64発明の名称 メモリ制御装置

②特 願 平1-7635

20出 願 平1(1989)1月18日

@発 明 者 柴 田 直 宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内 神奈川県川崎市中原区上小田中1015番地

⑪出 願 人 富士 通株式 会社 神奈川 阳代 理 人 弁理士 滝野 秀雄 外2名

明 細 智

1.発明の名称

メモリ制御装置

2.特許請求の範囲

バースト転送機能を備えたマイクロプロセッサ (21) と主記憶部 (22) との間のデータ転送 を制御するメモリ制御装置 (10) において、

(a) メモリストア時のデータ及びそのアドレスが 格納されるアドレス/データ部(111)と、 抜アドレス/データ部(111)へ格納された ものがアドレスかデータかを示すAD/DT) 別フラグ(A/DF)が格納されるアドレス/ データ職別フラグ部(112)と、前記アドレス/ ス/データ部(111)に格納されたアドレス 及びデータがバースト転送によるかを示す バースト転送フラグ (BF) が格納されるバー スト転送フラグ部(113)を備えたストアバ ッファ(11)と、

(b) マイクロプロセッサ (21) と応答し、パー

スト転送によるライト要求を受けたときは、アドレス/データ部(111)にパースト転送を行うデータ及びアドレスを格納するとともに、対応するAD/DT識別フラグ(A/DF)をアドレス/データ識別フラグ部(112)に格納し、パースト転送フラグの(113)にパースト転送フラグ(BF)を格納するMPUインタフェース手段(12)と、

(c) アドレス/データ識別フラグ(A/DF)に よりアドレス/データ部(111)に格納され たものがアドレスであり、かつバースト転送 ラグ(BF)によりバースト転送によるメモリ ライトであることが認識されたとまごま の(22)にアクセスしてアドレス/データ (111)に格納されているデータをバースト 転送するメモリインタフェース手段(13)、 を備えたことを特徴とするメモリ制御装置。

3.発明の詳細な説明

(概 要)

バースト転送機能を備えたマイクロプロセッサ (MPU)と主記憶部との間のバースト転送を含むデータ転送を制御するメモリ制御装置に関し、

バースト転送によるメモリライト時の性能を損 うことなく、その際のストアバッファの使用効率 を向上させることを目的とし、

(産業上の利用分野)

本発明は、バースト転送機能を備えたマイクロ プロセッサと主記憶部との間のバースト転送を含 むデータ転送を制御するメモリ制御装置に関する。

(従来の技術)

近年のマイクロプロセッサの高性能化は著しく、 特に内部処理は、半導体技術の進歩による高速化、 高集積化により処理能力が飛躍的に向上するよう になってきた。例えば、32ピットマイクロプロ セッサにおいては、そのMIPS(Million-inst ructions per second) 値に関しては汎用コンピ ュータに匹敵するまでになった。

また処理能力の飛躍的な向上に伴い、メモリア クセスも高速化されるようになってきた。このた め主記憶とプロセッサの間のアクセス速度にギャ ップを生じるようになり、これを埋めるために、 パッファが設けられるようになった。

例えば、メモリライトの場合は、転送されるア ドレスとデータをバッファにラッチし、このラッ

3

チされたアドレス及びデータを取り出して主記憶 への書込みを行うが、その際書込み完了を待たず に応答を返すいわゆる突き放しライトにより、ラ イト処理の高速化を図っている。

また、データ転送を高速に行う場合は、バースト転送が有効であるため、従来のマイクロプロセッサではメモリリード時にパースト転送を行ってメモリのリード処理を高速化(特に命令フェッチの高速化がねらい)しているものがあった。しかし、ライト時は1度にデータを連続的に高速転送を行う構成をもっているものはなかった。

しかしながら、最近の32ビットマイクロプロセッサの中には内部にコピーバック機能をもった物理キャッシュをもち、コピーバック時(ライト時)、1度にデータを連続的に高速転送できるバースト転送で行うものが現われ始めたが、従来の処理システム構成ではマイクロプロセッサのの構成もバースト転送によるメモリライトができない構成になっていることから、バースト転送機能

をもったマイクロプロセッサよりバースト転送に よるメモリライト要求が出されても、それを拒否 する構成になっていた。

この問題を解決し、従来のメモリライト制御を 行うメモリ制御装置の基本構成を変更することな く、バースト転送機能を有するマイクロプロセッ サを用いてバースト転送によるメモリライトを可 能にし、システムの処理効率を向上させるように したメモリ制御装置が同一出願人によって提案さ れている。

第4図は、このバースト転送によるメモリライトを可能にしたメモリ制御システム(以下、原メモリ制御システムという)の基本構成をブロック図で示したものである。

第4図において、30はメモリ制御装置であり、マイクロプロセッサ (MPU) 41から主記像部42に対して行われるメモリアクセスを制御する。 メモリ制御装置30において、31はストアパッファであり、ストアパッファアドレス部(SB UFAD部)311、ストアパッファデータ部(SBUFDT部) 312及びパースト転送フラグ部 (BF部) 313を備えている。

S·B U F A D 部 3 1 1 には、メモリストア時のデータのアドレスが格納される。 S B U F D T 部 3 1 2 には、メモリストア時のデータが格納される。 B F 部 3 1 3 には、メモリライトがバースト転送によるか否かを指示するバースト転送フラグ(B F) が格納される。

32はMPUインタフェース手段(MPUIF 手段)で、MPU41と応答し、MPU41から パースト転送によるライト要求を受けたときは、 SBUPDT部312及びSBUFAD部311 にバースト転送を行うデータ及びアドレスを格納 するとともに、BF部313にパースト転送フラ グBFを格納する。

33はメモリインクフェース手段(MEMIF 手段)であり、ストアバッファ31のBF部31 3に格納されたバースト転送フラグBFがバース ト転送を指示しているときは、主記憶部42にア クセスしてストアバッファ31のデータをバース ト転送によりメモリライトする。

なお、第4図のメモリ制御装置30には、メモリライトに関係する構成だけが示されている。

次に、第4図の原メモリ関御システムのバースト転送によるメモリライト制御動作について説明 する。

MPU41は、パースト転送によるメモリライトを行うときは、パースト転送要求をメモリ制御 装置30に発行する。

メモリ制御装置30のMPUIF手段32は、MPU41からバースト転送要求を受けたときは、ストアパッファ31のSBUFAD部311にバースト転送データのアドレスADを格納し、SBUFDT部312にバースト転送データ (DT, ~DT, とする)を格納する。それとともに、ストアパッファ31のBF部313にバースト転送フラグBFをセットする。

M B M 1 P 手段 3 3 は、ストアバッファ 3 1 の B F 部 3 1 3 に格納されているバースト転送フラ グB F がパースト転送を指示するときは、主配値

7

部 4 2 にアクセスし、ストアバッファ 3 1 の S B UFAD部 3 1 1 のアドレスに従って、 S B UF D T 部 3 1 2 に格納されているデータ群 (D T 。 ~ D T 。)をバースト転送により主記憶部 4 2 に ライトする。

以上のように、ストアバッファ 3 1 に B F 部 3 1 3 を設けて、ストアバッファ 3 1 に 格納された データがパースト転送されるものであることを指示するようにしたので、主記憶部 4 2 に対するうイト制御を行うM B M I F 部 3 3 は、このバースト転送フラグ B F によりパースト転送によるライトであることが認識して、パースト転送によるメモリライトを行うことができる。

これにより、バースト転送のもつ高速性を生か してメモリライトを行うことが可能となり、シス テムの処理性能を向上させることができる。また、 バーストフラグに関連する構成を付加するだけで あるので、従来のメモリ制御装置の基本構成を変 更することなく、バースト転送によるメモリライ トを行うことができる。 8

(発明が解決しようとする課題)

第4図で説明した原メモリ制御システムにおけるメモリ制御設置は、前述のように、ベースト転送によるメモリライト転送データ及びアドレスト転送データ及びアドレスト転送データ及びアドレスととにメモリバッファに格納することにより、1年記をの能に対してバースト転送によるメモリライト処理効率及びシステム処理効率を向上させるようにしたものである。

しかしながら、パースト転送によるメモリライト時には、一つのアドレスに対して複数のデータがストアバッファに格納されることから、前配メモリ制御装置の場合、パースト転送時は第4図に示すように、SBUFDT部312の4領域にバースト転送データDT、~DT。が格納されるが、SBUFAD部311には最初の取り出し領域だけにアドレスADが格納され、その他の3領域は安き状態になる。

このため、ストアパッファに空きが生じてスト アパッファの使用効率が低下し、しかもパースト 転送されるデータ数の多い程、またバースト転送 回数の多い程ストアバッファの使用効率が低下す るという不都合があった。

本発明は、バースト転送によるメモリライト性能を損うことなく、バースト転送によるメモリライト時にもストアバッファの使用効率を向上させるように改良したメモリ制御装置を提供することを目的とする。

(課題を解決するための手段)

前述の課題を解決するために本発明が採用した 手段を、第1図を参照して説明する。第1図は本 発明の基本構成をブロック図で示したものである。

第1図において、10はメモリ制御装置であり、 主記憶部22に対して行われるメモリアクセスを 制御する。

メモリ制御装置10において、11はストアバッファであり、アドレス/データ部(AD/DT部)111,AD/DT識別フラグ部(A/DF)112及びバースト転送フラグ部(BF部)11

1 1

納する処理を行う。

13はメモリインタフェース手段 (MEMIF 手段) であり、AD/DT磯別フラグA/DFに 3を備えている。

AD/DT部111には、メモリストア時のデータ及びアドレスが格納される。

A D / D T 識別フラグ部 1 1 2 には、 A D / D T 部 1 1 1 に格納されたものがアドレスかデータかを示す A D / D T 識別フラグ (A / D F) が格納される。なお、アドレスのときの A D / D T 識別フラグをアドレス識別フラグ A F で示し、データのときの A D / D T 識別フラグをデータ識別フラグをデータ識別フラグをデータ識別フラグをデータ識別フラグのF で示すことにする。

BF部113には、メモリライトがパースト転送によるか否かを指示するバースト転送フラグ (BF) が格納される。

12はMPUインタフェース手段(MPUIF 手段)であり、MPU21と応答し、バースト転送によるライト要求を受けたときは、AD/DT 部111にバースト転送を行うデータ及びそのアドレスを格納するとともに、対応するAD/DT 識別フラグA/DFをAD/DT部112に格納 し、BF部113にバースト転送フラグBPを格

12

メモリ制御装置10のMPUIP手段12は、 MPU21からパースト転送要求を受けたときは、 ストアパッファ11のAD/DT部111にパー フトに出たによニーカ(DT - DT-Lt) A D .)であり、かつパースト転送フラグBFによりパースト転送によるメモリライトであることが認識されたときは、主記億部22にアクセスしてA D / D T 部111に格納されているデータ(DT . ~ D T .)をパースト転送により主記修郎22にライトする。

なお、データDT」~DT。がバースト転送された後は、アドレスAD。によりデータDT。のシングル転送が行われる。この場合、AD/DT 識別フラグAF)は、AD/DT部111に格納されているものがアドレス(AD。)であることを示すが、BF がお 113にバースト転送フラグBFがセットされないのでバースト転送でないと認識され、主記包部 22に対してシングル転送によりデータD。のメモリライトが行われる。

以上のように、ストアバッファ 1 1 に A D / D T 微別フラグ部 1 1 2 を設けてストアバッファ 1 1 に格納されたものがアドレスかデータかを識別 できるようにしたので、ストアバッファ 1 1 上の 共通のAD/DT部111にバースト転送データ 及びそのアドレスを共通に格納して、ストアバッファ11に空きが生じないようにすることができる。

これにより、バースト転送によるメモリライト 時にも、その性能を損うことなく、ストアバッフ ァのメモリ使用効率を向上させることができる。

(実施例)

本発明の実施例を、第2図及び第3図を参照して説明する。第2図は本発明の一実施例の構成の説明図、第3図は同実施例の動作タイミングチャートである。

(A) 実施例の構成

第2 図において、メモリ制御装置10. アドレス/データ部(AD/DT部)111. アドレス/データ識別フラグ部(AD/DT識別フラグ部)112. バースト転送フラグ部(BF部)113. MPUインタフェース手段(MPUIF手段)1

15

2. メモリインタフェース手段 (MEM1F手段) 13. マイクロプロセッサ (MPU) 21. 主記 億部22については、第1図で説明したとおりで ある。

MPUIF手段12において、121はMPUインタフェース部(MPUIF部)であり、MPU21からのメモリアクセスを認識し、メモリ制御装置10の各部に対して指示を与え、メモリライとが対して応答信号を返す。またメモリライト時は、ストアバッファ11にアドレス/データ・AD/DT機別フラグA/DF及びバイストトのである。 DT機別フラグA/DFななおはアドレスがおいまなアークのである。 別フラグAFで示され、デーク時はデーク数別フラグAFで示され、デーク時はデーク数別フラグAFで示されることは、先に述べたとおりである。

14はストアパッファ制御部 (SBUF制御部) であり、MPU1F手段12及びMEMIF手段 13の一部として機能する。MPU1F手段12 の一部として、ストアパッファ11のAD/DT 16

部111にデータ及びアドレスを格納する制御、AD/DT識別フラグ部112にAD/DT識別フラグA/DFを格納する制御BF部113にパースト転送フラグBFを格納する制御、ストアパッファ11の状態をMPUIF部121に通知する制御等を行う。

MBMIF手段13において、131はMBMインタフェース部(MBMIF部)であり、主記館部22へのアクセス制御を行うため、メモリ制御装置10の各部に対して指示を与える。AD/DT識別フラグ路112のAD/DT識別フラグA/DFよりAD/DT部111に格納されたものがアドレスであり、かつストアバッファ11のBF部113にバースト転送によるメモリライト制御を行う。

SBUF制御部14は、MEMIF手段13の一部として機能するが、その場合は、ストアバッファ11に格納されているアドレス及びデータの取り出し及びストアバッファ11の状態をMEM

♪F部131に通知する制御等を行う。

15はマルチプレクサ (MPX) であり、MPU1F部121から発行されるアドレス/データ選択信号 (A/D-SEL信号) により、MPU21から受けたアドレス及びデータの一方を選択して、ストアバッファ11のAD/DT部111 に供給する。

2 3 はメモリバスであり、メモリ制御装置 1 0 と主記憶部 2 2 間のデータ及び各種制御信号を転送する。 2 4 はアドレスバス (ADバス)であり、MPU 2 1 からストアバッファ 1 1 にライトアバッファ 1 1にライトアバッファ 1 1にライトスを転送する。 2 5 はデータバスファ 1 1 ののデータを転送する。 2 6 はマルルチンスの間のデータを転送する。 2 6 はマルルチンス であり、取りにはデータをよるり、取りにはデータをメモリバス 2 3 に転送する。 2 7 もマルチブレッス (SAD: バス)であり、共通バス 2 3 及び主記憶部 2 2 間のアドレス及びデータの転送を行う。

1 9

からの応答信号 (* A C K 信号) のアサートを待つ (第 3 図(e))・

③ MPU1F部121は、MPU21からのR D信号及び*BURST信号によりメモリライト を認識すると、SBUF制御部14が発行するパッファフル信号(*BFFULL信号)によりストアバッファ11がフルでないことを確認する。

SBUF制御部14は、ストアパッファ11を 参照し、フルでないときは*BFFULL信号を ネゲートし、フルのときアサートする(第3図(I))。

もしBFFULL信号がアサートされたときは、MPU1F部121は*BFFULL信号がネケートされるまで、MPU21に返す*ACK信号をアサートしない。したがって、*ACK信号がアサートされるまでの間、MPU21は待ち状態になる。

MPUIP部121は、BFFULL信号によ タストアバッファ11がフルでないことを確認す ると、SBUF制御部14にラッチイン信号(L T-IN信号)を送るとともに、AD/DT微別

(B) 実施例の動作

第2図の実施例の動作を、第3図の動作タイム チャートを参照して説明する。 第3図は、MPU 21からパースト転送によるライト要求があった ときのライト動作を示すタイムチャートである。 なお、バースト転送されるデータはDT,~DT ↓ であり、その先頭アドレスはAD, であるとす る。また、第3図臼のクロックは、システムの動 作タイミングを規制するシステムクロックである。 ● MPU21は、ADバス24にアドレスAD , を出力する(第3図6b)。それとともに、MP U 1 F部121に送るリード信号 (RD信号) を ネゲートし、アドレスストローブ信号(*AS信 号、なお*は反転符号である)とパースト転送要 求信号(*BURST信号)をアサートする(第 3図(d), (f), (f))。これにより、MPUIP部1 21には、パースト転送によるメモリライトが指 示される。

② 次いでMPU21は、DTバス25に最初の 転送データDT,を出力し、メモリ制御装置10

2 0

フラグ部112にアドレス 識別フラグAFを送り、バースト転送フラグ BFをセットするためのBー SET信号をアサートしてBF部113に必らる AD/DTーSBL信号を、AD/DTーSBL信号をおお、AD/DTーSBL信号をおおで、AD/DTーSBL信号をおおでは、AD/DTーSBL信号をおおでは、AD/DTーSBL信号とAD/DT BB AD/DTーSBL信で共通別フラグA/DFの内に同じであるので、る。あるとフクフー SBL信であるので、る。あるとフクートを送フラグ A/DFの内に信号で共通化している。あるBーSET信号をネゲートする(第3図(1))。

これらの処理が終了すると、*ACK信号をアサートしてMPU21に送る (第3図(e))。

② SBUF制御部14は、MPUIF部121 よりLT-IN信号を受けると、前記③で切り替えられる前のMPX15により選択されたアドレスAD,を、ストアバッファ11のAD/DT部111にラッチする(第3図(n),(n))。 また、アドレスAD, を ラッチすると同じタイミングで、アドレス識別フラグAF及びバースト 転送フラグBFを、AD/DTフラグ部112及びBF部113にラッチする(第3図(i), (i))。

更に、*ACK信号をアサートすると同じタイミングで、パースト転送拒否信号(*BURST-INH信号)をネゲートして、パースト転送拒否を解除する(第3図(e), (h))。

- ⑤ MPU21は、*BURST-INH信号が ネゲートされているときはバースト転送が許可さ れたものと見なし、アドレスをAD, に固定した ままデータをDT。, DT。, DT。に連続して 切り替えて、DTバス25上に順番に出力する(第3図(b), (c))。
- ⑥ MPU1F部121は、LT-1N信号をデータの切替えタイミングに合せてSBUF制御部14は、MPX15を介してDTバス25上に出力されたデータDT。, DT。及びDT。を、LT-1N信号に合せてストアバッファ11のAD/DT部111にF

1 FO形式で頃番に格納する。それとともに、AD/DT識別フラグ部112及びデータ識別フラグDF及びBを同じくして-IN信号に合せて格納する(第2図、第3図(c)、(i))。なお、前記®でAD/DT-SEL信号がデータ選択に切り替えられたとき、このAD/DT-SEL信号はデータ識別フラグDFとなって、AD/DTフラグ部112及びMPX15に加えられている。

- の ストアバッファ 1 1 にアドレス A D . 及びデータ D T . がラッチされると、S B U F 制御部 1 4 は、ストアバッファ 1 1 がビジーであることを示すパッファビジー信号 (B U F F B U S Y 信号)をアサートしてM E M 1 F 部 1 3 1 に送る (第3 図例)。この B U F F B U S Y 信号は、ストアバッファ 1 1 内にアドレス及びデータがあるときにアサートされる。
 - M B M I F 部 1 3 1 は、B U F F B U S Y
 信号がアサートされると、S B U F 制御部 1 4 にラッチアウト信号 (L T O U T 信号)を送出する(第 3 図(r))。

2 3

⑤ このして-OUT信号を受けると、SBUF 制御部14は、ストアバッファ11のAD/DT 部111よりアドレスAD,を取り出してSAD,バス26上に出力するとともに、AD/DT識別フラグ部112よりアドレス識別フラグAFを取り出し、BF部113よりバースト転送フラグBFをバースト転送出力信号(B-OUT信号)として出力する(第3図(n))。

⑩ MEMIP部131は、入力されたアドレス
職別フラグAFよりAD/DT部111より出力されたものがアドレスであることを確認してから、主記憶部22に対するライトを起動すべく、SAD,バス26上に出力されたアドレスAD,を共通バス23及びSAD,バス27を経由して主記憶部22に送り、それとともに、メモリライト開始を指示するスタート信号(START信号)をアサートして記憶部22に送る(第3図(向),(向))。
⑪ MEMIP部131は、B-OUT信号がアサートしていたならば、主記憶部22に対してSAD,バス27にバースト転送を行う旨の制御信

2 4

号をアサートする。この制御信号は、アドレス A D, とともに主記憶部22に送られる(第3図(9))。

- 砂 主記憶部22は、アドレスAD及びパースト 転送を指示する制御信号を受けると、応答信号で あるS-ACK信号をMEMIP部131に返し て、受信準備をする(第3図例)。
- B MBMIF部131は、このS-ACK信号を認識すると、ラッチアウト信号(LT-OUT信号(LT-OUT信号)をSBUF制御部14に送る。その際信号をアサートしてバースト転送を実行する。SBUF制御部14は、して-OUT信号がアサートして、して-OUT信号がアサートのT部112よりDT。. DT。及びDT。をFIFO形式で順番に取り出し、(r) と配憶部22にバースト転送を第3図(q), (r) と配憶部22にバースト転送であるバースと記述るとので、送されると、ストアバッファ11はアルでなるので、SBUFF-BUSY信号をステートでは、*BUFF-BUSY信号をステートでは、*BUFF-BUSY信号をステートでは、*BUFF-BUSY信号をステートでは、*BUFF-BUSY信号をステートでは、*BUFF-BUSY信号をステートでは、*BUFF-BUSY信号をステートでは、*BUFF-BUSY信号をステートでは、*BUFF-BUSY信号をステートでは、*BUFF-BUSY信号をステートでは、*BUFF-BUSY信号をステートでは、*BUFF-BUSY信号をステートでは、*BUFF-BUSY信号をステートでは、*BUFF-BUSY信号を表示を表示では

M E M 1 F 部 1 3 1 は、* B U F F - B U S
 Y 信号がネゲートされると、L T - O U T 信号を
 S B U F 制御部 1 4 に送るのを停止し、バースト
転送を終了する。

なお、データDT」~DT。がパースト転送された後は、アドレスAD』によりデークDT。のシングル転送が行われる。この場合、AD/DTフラグ部112にはアドレス識別AFがセットされて、AD/DT部111に格納されているものがアドレス(AD』)であることを示すが、BF部113にパースト転送フラグBFがセットされないのでパースト転送でないと認識され、主配値部22に対してシングル転送によりデータD。のメモリライトが行われる。

(発明の効果)

以上説明したように、本発明によれば次の諸効 果が得られる。

(I) ストアバッファにAD/DTフラグ部を設け てストアパッファに格納されたものがアドレス

2 7

1 1 2 … アドレス/データ識別フラグ部(A D / D P 職別フラグ部)、1 1 3 … バースト転送フラグ部(B F 部)、1 2 … M P U インタフェース手段(M P U I F 手段)、1 2 1 … M P U インタフェース等(M P U I F 部)、1 3 … メモリインタフェース手段(M E M I F 手段)、1 3 1 … M E M インタフェース部(M E M I F 部)、1 4 … ストアバッファ制御部(S B U F 制御部)、1 5 … マルチプレクサ(M P X)、2 1 … マイクロプロセッサ(M P U)、2 2 … 主記憶部。

 特許出願人
 富士 通 株 式 会 社

 代 理 人
 微 野 秀 雄

 同 中 内 原 雄

 同 有 坂 伊

かデータかを認識できるようにしたので、ストアバッファ上の共通のAD/DT部にバースト 転送データ及びそのアドレスを共通に格納して、 ストアバッファに空きが生じないようにすることができる。

(2) 前記(I)により、パースト転送によるメモリライト時にも、その性能を損うことなくこストアパッファのメモリ使用効率を向上させることができる。

4.図面の簡単な説明

第1図は、本発明の基本構成の説明図、

第2図は、本発明の一実施例の構成の説明図、

第3図は、同実施例の動作タイミングチャート、


第4図は、原メモリ制御システムの基本構成の説 明図である。

第1図及び第2図において、

10…メモリ制御装置、11…ストアバッファ、

1 1 1 …アドレス/データ部 (A D/DT部) 、

28



本発明 a 基本構成 第 1 図

